Tại sao tôi không thể đặt Intel® Stratix® 10 phân vùng liền kề Ngân hàng Bộ thu phát, xuất và tái sử dụng trong một dự án khác?

Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 18.0 hoặc cũ hơn, khi phân vùng được đặt trong vùng đồng hồ hàng liền kề Ngân hàng bộ thu phát trong một dự án (hoặc trong dự án nhà phát triển) và được sử dụng lại bằng cách sử dụng bài tập QDB_FILE_PARTITION vào dự án khác (hoặc vào dự án người tiêu dùng), bạn có thể thấy Lỗi nội bộ sau:

Lỗi nội bộ: Hệ thống con: VPR20KMAIN, Tập tin: /quartus/fitter/vpr20k/altera_arch_common/altera_arch_re_network_routing_constraints.cpp

• Khu vực đồng hồ được định nghĩa bởi hộp màu xanh lá trong Hình. 1
• Vùng đồng hồ hàng rộng nửa đồng hồ và một hàng LAB được biểu thị bằng hộp chấm đỏ trong Hình. 1.
  • Trong dự án người tiêu dùng, nếu phân vùng được tái sử dụng có một vị trí trong khu vực này, bạn có thể thấy Lỗi nội bộ ở trên.

Để giải quyết vấn đề này, hãy sử dụng khu vực khóa logics trong dự án nhà phát triển để tránh đặt phân vùng trong khu vực đồng hồ hàng liền kề Ngân hàng Bộ thu phát.

• Trong dự án nhà phát triển, sử dụng các hạn chế khu vực khóa logic để hạn chế vị trí phân vùng được xuất ra phân vùng nửa đồng hồ ở xa Ngân hàng bộ thu phát (hạn chế bên ngoài khu vực màu vàng nổi bật). Biên dịch và xuất phân vùng ở giai đoạn cuối.
• Khi tái sử dụng trong dự án người tiêu dùng, phân vùng đã xuất sẽ duy trì vị trí được xác định trong dự án dành cho nhà phát triển.

Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Intel® Quartus® Prime phiên bản Pro trong tương lai.

Tại sao tôi không thể biên dịch Intel® Stratix® phân vùng 10 được xuất từ một dự án khác với cấp độ cao nhất khác?

Lỗi nội bộ: Hệ thống con: PTI, Tập tin: /quartus/tsm/pti/pti_tdb_builder.cpp

Lỗi nội bộ: Hệ thống con: LALE, Tập tin: /quartus/legality/lale/lale_new_solver.cpp

Tại sao tôi không thể đặt Intel® Stratix® 10 phân vùng gần Ngân hàng I/O của giao diện EMIF/PHY Lite/LVDS, xuất và sử dụng lại trong một dự án khác?