Mô tả
Bản dịch địa chỉ Qsys cho cổng CRA trên IP cứng Avalon®-MM cho PCI Express® là không chính xác khi sử dụng VHDL làm ngôn ngữ tạo.
Sự cố này không xảy ra khi sử dụng Verilog HDL.
Độ phân giải
Để giải quyết vấn đề này trong VHDL, chỉnh sửa thủ công tệp VHDL được tạo ra:
Mở tệp Qsys < cấp >.vhd , xác định thành altpcie_< device family>_hip_avmm_hwtcl phần.
Thay đổi dòng từ:CraAddress_i : in std_logic_vector(11 downto 0)
ĐểCraAddress_i : in std_logic_vector(13 downto 2)
Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus® II trong tương lai.