ID bài viết: 000078208 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 21/05/2015

Tại sao bộ nhớ đọc và ghi không thành công vị trí BAR hỗ trợ ĐIỂM cuối PCI Express của tôi?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Giao dịch đọc và ghi bộ nhớ có thể bị lỗi nếu Thanh ghi mã lớp nhận dạng thiết bị PCI Express® được đặt thành 0.

Mã lớp 0 được dành riêng cho các thiết bị được xây dựng trước khi các định nghĩa mã lớp được hoàn thành (trước PCI™ 2.0). Do đó, đây là Lớp thiết bị không hợp lệ cho PCI Express.

Độ phân giải

Bạn có thể lấy mã Lớp Thiết bị hợp lệ từ Mã PCI-SIG® PCI và Thông số kỹ thuật chuyển nhượng ID.

 

Bài viết liên quan

Các sản phẩm liên quan

Bài viết này áp dụng cho 19 sản phẩm

FPGA Arria® II GZ
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Arria® GX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA Stratix® II GX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.