Mô tả
Do có vấn đề trong phiên Cyclone® IV FPGA PCIe Hard IP PMA, liên kết có thể bị kẹt trong trạng thái Detect.Active .
Điều này là do logic phát hiện bộ thu phát không hoàn trả xung PHYSTATUS trên giao diện PIPE cho lõi IP cứng nếu thời gian thấp của hai TxDetectRx lặp lại ít hơn 544 ns.
Độ phân giải
Thay đổi logic đặt lại IP cứng theo cách thủ công để hiển thị tín hiệu crst và srst cho ít nhất 1 chúng tôi.
Bạn có thể sử dụng các tệp sau để xem các thay đổi cần thiết cho giao diện Avalon® bộ nhớ được ánh xạ để đáp ứng các yêu cầu ở trên.
- pcie_compiler_0 (.v) : Có thể tìm thấy logic đặt lại được thêm trên nhiều dòng bằng cách sử dụng từ khóa mới. Đặt các dòng này vào tệp tức thì của bạn để Avalon giao diện được ánh xạ bộ nhớ.
- pcie_compiler_0 (.vhd): Có thể tìm thấy logic đặt lại được thêm trên nhiều dòng bằng cách sử dụng từ khóa mới. Đặt các dòng này vào tệp tức thì của bạn để Avalon giao diện được ánh xạ bộ nhớ.
Vấn đề này đã được khắc phục trong việc triển khai Trình thiết kế nền tảng Cyclone IV PCIe cứng IP.