Bạn có thể thấy lỗi này trong phiên bản phần mềm Quartus® II 13.1 trở lên khi triển khai IP ALTLVDS_RX với Altera_PLL bên ngoài và Căn chỉnh pha động (DPA) được bật với hơn hai kênh trong thiết bị Arria® V.
Để giải quyết vấn đề này, trước tiên, hãy hoàn thành các bước triển khai ALTLVDS_RX và ALTLVDS_TX với chế độ PLL bên ngoài như được mô tả trong các giải pháp liên quan.
Sau đó, sau khi chạy Phân tích và Tổng hợp trong phần mềm Quartus II, sao chép mô-đun lvds_rx_lvds_rx từ nội dung của tệp db/lvds_rx_lvds_rx.v vào tệp lvds_rx.v.
Thao tác này sẽ thêm lvds_rx_lvds_rx mô-đun vào tệp lvds_rx.v.
Đảm bảo tất cả các lần xuất hiện của rx_dpaclock là 8 bit và tất cả các kết nối của rx_dpaclock là chính xác.
Ví dụ:
.dpaclkin(rx_dpaclock),
Thay vì:
.dpaclkin({8{rx_dpaclock}}),