Intel® FPGA tính xem xét biểu đồ
Intel® FPGA cung cấp bảng tính xem xét biểu đồ nhằm giúp bạn xem lại biểu đồ của mình và tuân thủ các hướng dẫn của Intel. Các bảng tính này dựa trên Nguyên tắc Kết nối chân thiết bị tương ứng và tài liệu Intel FPGA tham chiếu khác áp dụng cho các kết nối chân cấp bo mạch cần được xem xét khi bạn hoàn thành biểu đồ của mình. Bảng xem xét biểu đồ được liên kết trong các bảng dưới đây để tải xuống ở định dạng tài liệu Microsoft* Office Word.
Nếu có thắc mắc, bạn có thể tìm thấy các tùy chọn hỗ trợ có sẵn tại Bộ phận hỗ trợ khách hàng của Intel®. Khách hàng Intel có Hỗ Trợ Cao Cấp Intel® có thể tìm khóa đào tạo và chủ đề hỗ trợ tại Hỗ Trợ Cao Cấp Intel®.
Bạn cũng có thể tìm kiếm trong Cộng đồng Intel® để hỏi và trả lời các câu hỏi về dòng sản phẩm FPGA và Giải pháp có thể lập trình.
Để biết thông tin về thử nghiệm quét biên, hãy tham khảo trang Hỗ trợ Intel BSDL .
Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.