Hỗ trợ BSDL FPGA

Altera® cung cấp các tệp Ngôn ngữ mô tả quét biên (BSDL) cho các thông số kỹ thuật của Tiêu chuẩn IEEE 1149.1, Tiêu chuẩn IEEE 1149.6 và Tiêu chuẩn IEEE 1532 tùy thuộc vào thiết bị có thể lập trình.

Giới thiệu

Các tệp Ngôn ngữ mô tả quét biên (BSDL) cung cấp cú pháp cho phép thiết bị chạy Kiểm tra quét biên (BST) và Khả năng lập trình trong hệ thống (ISP). Các tệp IEEE BSDL có sẵn trên trang web này được sử dụng cho BST cấu hình trước. Bạn có thể sử dụng tệp BSDL bất kể cấp tốc độ hoặc nhiệt độ của thiết bị.

Đối với BST sau cấu hình, các công cụ và hướng dẫn tạo được cung cấp trong phần dành cho Công cụ BSDL.

Mô hình BSDL được thử nghiệm với các công cụ có sẵn tại thời điểm phát hành. Các tệp BSDL được kiểm tra cú pháp bằng các công cụ có sẵn từ các nhà cung cấp sau: JTAG Technologies, ASSET Intertech - Agilent Technologies, Corelis, GOEPEL Electronics và Temento Systems.

Các mẫu IEEE 1149.6

Altera® cung cấp các mẫu BSDL IEEE 1149.6 sau đây cho các Dòng thiết bị được liệt kê để kiểm tra quét biên (BST) trước khi cấu hình. Các mô hình hỗ trợ tiêu chuẩn IEEE 1149.6 ngoại trừ lệnh MẪU không được hỗ trợ cho tất cả các chân HSSI. Mô hình là mật độ và gói cụ thể. Bạn có thể sử dụng Mô hình BSDL bất kể cấp tốc độ hoặc nhiệt độ của thiết bị. Truy cập Bộ sưu tập Dòng Thiết bị BSDL được liên kết để truy cập các Mẫu BSDL.

Dòng thiết bị1

Tiền tố Số Bộ phận

Agilex™ 72

AGF, AGI, AGM
Agilex™ 52 A5E

Stratix® 10 (xem thêm IEEE 1149.1 cho HPS)

1 giây

Arria® 10 (xem thêm IEEE 1149.1 cho HPS)

10Một

Cyclone® 10 GX

10CX

Stratix® V

5S

Arria® V GZ

5AGZ

Cyclone® IV GX

EP4CGX

Arria® II GX

EP2AGX

Ghi chú:

  1. Đối với các Dòng thiết bị cũ – vui lòng truy cập Bộ sưu tập Hỗ trợ Thiết bị Kế thừa tương ứng.
  2. Đối với các thiết bị Agilex™, nếu bạn cần thực hiện kiểm tra quét biên trước khi định cấu hình, bạn phải thực hiện lệnh MISCCTRL khi thiết bị bật nguồn để kích hoạt mạch BST. Xem chủ đề trong Hướng dẫn sử dụng Kiểm tra quét biên Agilex™ JTAG.
Xem tất cả Hiện ít hơn

Các mẫu IEEE 1149.1

Altera® cung cấp các mẫu BSDL IEEE 1149.1 sau đây cho các Dòng thiết bị được liệt kê để kiểm tra quét biên cấu hình trước (BST). Mô hình là mật độ và gói cụ thể. Bạn có thể sử dụng Mô hình BSDL bất kể cấp tốc độ hoặc nhiệt độ của thiết bị. Truy cập Bộ sưu tập Dòng Thiết bị BSDL được liên kết để truy cập các Mẫu BSDL.

Dòng thiết bị1

Kiểu

Tiền tố Số Bộ phận

Stratix® 10 SX/ST HPS (xem thêm IEEE 1149.6)

FPGA/HPS

SX/THỨ 1

Stratix® IV

FPGA

EP4S

Stratix® III

FPGA

EP3S

Arria® 10 (xem thêm IEEE 11.49.6)

FPGA/HPS

10AS

Arria® V

FPGA

5Một
Arria® II GX FPGA EP2AGX

Arria® II GZ

FPGA

EP2AGZ

Cyclone® 10 LP

FPGA

10CL

Cyclone® V

FPGA

5C

Cyclone® IV

FPGA

EP4C

Cyclone® III

FPGA

EP3C

Cyclone® II

FPGA

EP2C

MAX® 10 FPGAs

FPGA

10 triệu

MAX® V

CPLD

5 triệu

MAX® II

CPLD

EPM

Thiết bị cấu hình

Cấu hình

EPC

Ghi chú:

  1. Đối với các Dòng thiết bị cũ – vui lòng truy cập Bộ sưu tập Hỗ trợ Thiết bị Kế thừa tương ứng.
Xem tất cả Hiện ít hơn

Mô hình và công cụ IEEE 1532

Altera® cung cấp các mẫu BSDL IEEE 1532 sau đây cho các Dòng thiết bị được liệt kê để kiểm tra quét biên cấu hình trước (BST). Mô hình là mật độ và gói cụ thể. Bạn có thể sử dụng Mô hình BSDL bất kể cấp tốc độ hoặc nhiệt độ của thiết bị. Truy cập Bộ sưu tập Dòng Thiết bị BSDL được liên kết để truy cập các Mẫu BSDL.

Bạn sẽ cần một tập tin IEEE 1532 BSDL (thuật toán lập trình) và một tập tin trong hệ thống cấu hình (ISC) (dữ liệu lập trình) để thực thi khả năng lập trình trong hệ thống (ISP).

Các phương pháp tạo tệp ISC có thể được lấy từ Hướng dẫn tham khảo tệp cài đặt Quartus® Prime Pro Edition, chương về GENERATE_CONFIG_ISC_FILE.

Dòng thiết bị1

Tiền tố Số Bộ phận

MAX® 10

10 triệu

MAX® V

5 triệu

MAX® II

EPM

Thiết bị cấu hình

EPC

Ghi chú:

  1. Đối với các Dòng thiết bị cũ – vui lòng truy cập Bộ sưu tập Hỗ trợ Sản phẩm và Thiết bị FPGA Kế thừa tương ứng.
Xem tất cả Hiện ít hơn

Công cụ chuyển đổi SVF sang ISC

Tập lệnh TCL được sử dụng để tạo tệp ISC (Trong Cấu hình Hệ thống) bằng cách sử dụng tệp SVF (Định dạng Vector nối tiếp).

Công cụ dành riêng cho thiết bị

 Sự miêu tả

MAX® Chuyển đổi SVF sang ISC 10 (FPGAs)

 ISC sẽ sử dụng để lập trình MAX® 10 bằng cách sử dụng tệp BSDL IEEE 1532. Người dùng cần tải xuống tệp IEEE 1532 và cả tệp ISC để lập trình các thiết bị MAX® 10.

Chuyển đổi MAX® V (CPLD) SVF sang ISC

 Tập lệnh này chỉ nhắm mục tiêu trên các thiết bị MAX® V. Để lập trình thiết bị MAX® V sử dụng chuẩn IEEE 1532, người dùng cần tệp ISC bên cạnh tệp BSDL IEEE 1532. Tập lệnh TCL này là để tạo tệp ISC (Trong cấu hình hệ thống) từ tệp SVF (Định dạng vectơ nối tiếp).

EPC (Thiết bị cấu hình) Chuyển đổi SVF sang ISC

 Để lập trình thiết bị EPC sử dụng tiêu chuẩn IEEE1532, người dùng cũng sẽ cần tệp ISC bên cạnh tệp BSDL IEEE1532, sẽ mô tả dữ liệu hoặc thiết kế của người dùng. Thông thường, người dùng sẽ nhận được tệp ISC từ Quartus, nhưng hiện tại Quartus không hỗ trợ tạo tệp ISC cho các thiết bị EPC do một số lý do. Nó sẽ được hỗ trợ trong Quartus 4.2. Cho đến lúc đó, người dùng sẽ có thể sử dụng tập lệnh svf2isc để tạo tệp ISC cần thiết để lập trình.
Xem tất cả Hiện ít hơn

Công cụ BSDL để cấu hình bài đăng BST

Đối với Kiểm tra quét ranh giới sau cấu hình (BST), tập lệnh TCL được sử dụng để tạo tệp BSDL cấu hình bài đăng dựa trên thiết kế và gán chân từ tệp PIN Quartus® Prime. Các tài nguyên dành riêng cho Dòng thiết bị và bao gồm tập lệnh tạo, công cụ và tài liệu.

Dòng thiết bị1 Tiền tố Số Bộ phận

Trình tạo BSDL sau cấu hình Agilex™ F-Series và I-Series

 AGF, AGI
Stratix® 10 Trình tạo BSDL sau cấu hình 1 giây
Arria® 10 Trình tạo BSDL cấu hình sau 10Một
Cyclone® 10 LP, Cyclone® 10 GX Bộ tạo BSDL cấu hình sau 10CL, 10CX
MAX® 10 Trình tạo BSDL sau cấu hình 10 triệu
Bộ tạo BSDL cấu hình sau MAX® V 5 triệu

Tạo tệp BSDL trong Quartus® II (Stratix® V, Stratix® IV, Arria® V, Arria® II, Cyclone® V, Cyclone® IV, Cyclone® III LS và MAX® V)

Tạo BSDL (tcl)

 5S, EP4S, 5A, EP2A, 5C, EP4C, EP3C, 5M
Tùy biến BSDL (Stratix® III, Cyclone® III, Cyclone® II, MAX® II) EP3S, EP3C, EP2C, EPM

Ghi chú:

1. Đối với Dòng thiết bị cũ – vui lòng truy cập Bộ sưu tập Hỗ trợ Sản phẩm và Thiết bị FPGA Kế thừa tương ứng.
Xem tất cả Hiện ít hơn

Tài liệu liên quan

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.