- Câu trong sổ tay GPIO Intel® Arria®10 đề cập đến "độ trễ gia tăng 50 ps" không phải là một giá trị chính xác. Đây chỉ là một ví dụ giải thích mối quan hệ giữa các giá trị "Bù đắp" và "Độ trễ tối đa". Người dùng nên tham khảo Bảng dữ liệu để biết các giá trị độ trễ IOE chính xác.
- Trong Bảng dữ liệu thiết bị Intel® Arria® 10, Bảng 89 hiển thị giá trị Độ trễ tối đa của các Cấp tốc độ khác nhau và phạm vi giá trị Bù đắp cho các chân đầu vào và đầu ra. Nhưng bảng không giải thích chính xác mối quan hệ của họ.
Trong Intel® Arria® 10 Kết cấu cốt lõi và Sổ tay I/O Mục đích Chung Chương 5.5.3.3. Độ trễ IOE có thể lập trình, có một câu đề cập đến "Độ trễ gia tăng 50 ps". Nó không phải là một giá trị chính xác, mà chỉ là một ví dụ giải thích mối quan hệ giữa các giá trị "Bù đắp" và "Độ trễ tối đa". Người dùng nên tham khảo Bảng dữ liệu để biết các giá trị độ trễ IOE chính xác.
Từ Intel® Arria® 10 Bảng dữ liệu thiết bị 89. Độ trễ có thể lập trình IOE cho Intel® Arria® 10 thiết bị, chúng ta có thể thấy rằng có độ trễ IOE tối đa khác nhau đối với các thiết bị có cấp tốc độ khác nhau. Chúng ta có thể điều chỉnh Cài đặt chuỗi độ trễ đầu ra (IO_IN_DLY_CHN) cho đường dẫn đầu ra từ 0 ~ 15, có nghĩa là độ phân giải chia 16. Đối với đường dẫn Đầu vào, phạm vi tham số Cài đặt chuỗi trễ đầu vào (IO_OUT_DLY_CHN) là 0 ~ 63, độ phân giải chia 64.
Đơn giản hóa câu thành các công thức như sau:
Đối với chân đầu ra, nếu chúng ta đặt IO_OUT_DLY_CHN là N,
Độ trễ gia tăng đường dẫn đầu ra = Độ trễ đầu ra tối đa / 16
Giá trị độ trễ đầu ra = Độ trễ đầu ra tối đa / 16 × (N + 1)
Đối với chân đầu vào, nếu chúng ta đặt IO_IN_DLY_CHN là N,
Độ trễ gia tăng Đường dẫn đầu vào = Độ trễ đầu ra tối đa / 64
Giá trị độ trễ đầu ra = Độ trễ đầu ra tối đa / 64 × (N + 1)
Ví dụ: độ trễ đầu vào -E3S mô hình chậm có thể được đặt trong phạm vi 0-6.035 ns, với kích thước bước là 6.035 ns / 64 = 0.0943 ns.
Tuy nhiên, chúng ta phải lưu ý rằng các chuỗi trì hoãn IO không được bù đắp PVT. Giá trị thay đổi theo Quy trình, Điện áp và Nhiệt độ.