ID bài viết: 000089968 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/06/2025

Tại sao tôi thấy chân "rx_dpa_hold" khi chế độ "RX SOFT-CDR" được chọn trong IP Stratix® 10 FPGA LVDS SERDES?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® LVDS SERDES
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Intel® Quartus® Prime Pro Edition phiên bản 21.3 trở lên, bạn có thể tạo và biên dịch thiết kế với IP Intel® Stratix® 10 FPGA LVDS SERDES bằng chân rx_dpa_hold khi chế độ RX SOFT-CDR được chọn.

Độ phân giải

Bạn có thể bỏ qua chân rx_dpa_hold và để nó không kết nối.

Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel® Quartus® Prime Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.