ID bài viết: 000087042 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/05/2015

Một số biến thể 100GbE IP Core 40-100GbE độ trễ thấp có băng thông mong đợi do sai giá trị trong thanh ghi IPG_COL_REM

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Thanh ghi lõi IPG_COL_REM IP 40-100GbE độ trễ thấp ở mức bù 0x406 nên có giá trị là 20 decipri trong các biến thể 100GbE và giá trị của 4 chữ số thập phân trong các biến thể 40GbE. Tuy nhiên, LL 40-100GbE IP core v14.1 đặt thanh ghi này thành giá trị 4 trong Biến thể 100GbE.

    Vấn đề này áp dụng cho tất cả các lõi IP LL 100GbE mà bạn xác định khoảng cách giữa các gói trong trình chỉnh sửa tham số LL 40-100GbE.

    Sự cố này làm giảm băng thông của lõi IP LL 100GbE.

    Độ phân giải

    Để giải quyết vấn đề này và sửa khoảng cách interpacket , ghi giá trị 20 chữ số thập phân vào thanh ghi IPG_COL_REM hành trong biến thể lõi LL 100GbE IP của bạn.

    Sự cố này đã được khắc phục trong phiên bản 15.0 của Độ trễ thấp 40- và lõi Ethernet MAC và PHY 100-Gbps.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.