ID bài viết: 000086974 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 20/11/2013

Lỗi (178018): Các kênh trong các nhóm kênh liên kết có chứa các nội dung sau phải được đặt ở các vị trí liền kề. Nếu PLL CMU được sử dụng, các khoảng trống phải được để lại cho kênh PLL truyền.

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
    Bộ thu phát Arria® V IP FPGA Intel® PHY riêng
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể gặp phải các lỗi Fitter sau nếu bạn đang biên dịch một thiết kế với 4 kênh của PHY XAUI được đặt trên hai ngân hàng thu phát thiết bị Arria® V trong Quartus® II 13.0.

Lỗi (178018): Các kênh trong các nhóm kênh liên kết có chứa các nội dung sau phải được đặt ở các vị trí liền kề. Nếu PLL CMU được sử dụng, các khoảng trống phải được để lại cho kênh PLL truyền.

Độ phân giải

Sự cố này được khắc phục bắt đầu từ phần mềm Intel® Quartus® Prime Standard Edition phiên bản 13.1.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Arria® V GX

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.