Mô tả
Do giới hạn của PHY Lite cho Giao diện song song Intel® FPGA IP, bạn có thể thấy thông báo lỗi ở trên nếu bạn có nhiều hơn một PHY Lite cho Giao diện song song Intel FPGA IP đặt trong cùng một ngân hàng I/O.
Độ phân giải
Để giải quyết vấn đề này, tránh đặt nhiều hơn một PHY Lite cho Giao diện song song Intel® FPGA IP đặt trong cùng một ngân hàng I/O. Điều này là do mỗi PHY Lite cho Giao diện song song Intel FPGA IP yêu cầu giao diện cụ thể yêu cầu một cài đặt PLL cụ thể. Tuy nhiên, chỉ có một PLL khả dụng trong một ngân hàng nhất định.