ID bài viết: 000086664 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/05/2021

Có đặc điểm kỹ thuật tối thiểu nào để giảm thời gian cấu hình thành công khi sử dụng Intel® Stratix® 10 FPGA và Intel Agilex® 7 không?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi sử dụng Intel® Stratix® 10 FPGA và Intel Agilex® 7, nCONFIG chỉ được thay đổi khi nó có cùng giá trị với nSTATUS. Khi lái xe nCONFIG thấp, bạn phải chờ nSTATUS xuống thấp trước khi lái xe nCONFIG trở lại cao. Do đó, điều quan trọng là giám sát nSTATUS khi kiểm soát nCONFIG để đảm bảo yêu cầu cấu hình lại thành công.

    Độ phân giải

    Nếu bạn không theo dõi nSTATUS, cấu hình xung thấp trong ít nhất 1.000 mili giờ để bắt đầu yêu cầu cấu hình lại.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC
    Intel® Agilex™ FPGA và SoC FPGA

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.