ID bài viết: 000086266 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/10/2020

Tại sao thiết kế SoC Intel® Stratix® 10 của tôi đôi khi không phát hiện được chuyển đổi trên hps_cold_nReset?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề trong Bảng dữ liệu thiết bị Intel® Stratix® 10, yêu cầu độ rộng xung trên chân Intel Stratix 10 FPGA SDM HPS_cold_nReset không được ghi lại.

    Độ phân giải

    Yêu cầu độ rộng xung trên chân hps_cold_nReset là 3 mili giây.

    Lưu ý:

    • Không bắt buộc phải đặt lại lạnh HPS nếu ý định định cấu hình lại thiết bị bằng tín hiệu nConfig .  Một sự kiện nConfig (định cấu hình lại) sẽ thay đổi toàn bộ thiết bị (HPS và FPGA), sau đó cấu hình lại thiết bị từ thiết bị khởi động được chọn (cài đặt MSEL).
    •  không được phát hành cấu hình khi đang đặt lại HPS. Nếu quá trình đặt lại HPS đang được xử lý, chờ quá trình đặt lại HPS hoàn tất trước khi ban hành cấu hình n: Lớn hơn 10 mili giờ kể từ khi kích hoạt cài đặt lại HPS.

    Xem thêm: Tại sao thiết bị SoC Intel Stratix 10 của tôi không khởi động hoặc cấu hình chính xác, nếu tôi đặt lại HPS trong khi sự kiện cấu hình đang diễn ra?

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 20.3.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.