Mục đích của trường Khoảng cách Kênh là...

Mô tả

Khoảng cách kênh của PLL được định nghĩa là độ chính xác mong muốn của tần số đầu ra tổng hợp, như được đo trước tác động của dải phân cách đầu ra.

Có thể chỉnh sửa trường này trong phần Altera® PLL siêu chức năng khi chọn chế độ phân số. Độ chi tiết của khoảng cách là một chức năng của tần số Máy dò tần số pha (PFD) (fPFD) và độ phân giải Delta-Sigma-Modulator (DSM).
Ví dụ: đối với DSM fPLL 24 bit, khoảng cách kênh này có giá trị tối thiểu là fPFD/(2^24).

Về việc áp dụng hoặc sử dụng tính năng này, nếu ví dụ bạn sẽ tổng hợp đồng hồ đầu ra 300 MHz và cần độ chính xác 100ppm hoặc cao hơn, điều này sẽ chuyển thành yêu cầu khoảng cách kênh 30KHz hoặc nhỏ hơn, đó là những gì bạn sẽ tham gia vào siêu chức năng.

Lưu ý rằng ở chế độ phân số, có sự đánh đổi giữa khoảng cách kênh và hiệu suất vòng lặp. Hướng dẫn chung là sử dụng khoảng cách kênh lớn nhất có thể chấp nhận được cho ứng dụng, điều này sẽ mang lại hiệu suất jitter tốt nhất và thời gian khóa nhanh nhất cho vòng lặp.

Các sản phẩm liên quan

Bài viết này áp dụng cho 14 sản phẩm

FPGA SoC Cyclone® V SX

FPGA Cyclone® V GT

FPGA Stratix® V GX

FPGA Stratix® V GT

FPGA Cyclone® V GX

FPGA Stratix® V GS

FPGA SoC Arria® V SX

FPGA SoC Cyclone® V ST

FPGA SoC Arria® V ST

FPGA Arria® V GX

FPGA Arria® V GT

FPGA Cyclone® V E

FPGA Stratix® V E

FPGA SoC Cyclone® V SE

Chọn ngôn ngữ của bạn

Sử dụng tìm kiếm trên Intel.com

Liên kết nhanh

Các tìm kiếm gần đây

Tìm kiếm chuyên sâu

Chỉ tìm kiếm trong

Mục đích của trường Khoảng cách Kênh là gì, khi triển khai một PLL phân đoạn trong siêu chức năng Altera PLL là gì?

Môi Trường

Bài viết liên quan

Cần thêm trợ giúp?

Tuyên bố miễn trừ trách nhiệm