ID bài viết: 000086072 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 21/04/2021

Tại sao IP Intel Agilex 7 FPGA® eSRAM của tôi không đáp ứng thông số kỹ thuật hiệu suất tối đa?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong Phần mềm phiên bản Intel Quartus® Prime Pro phiên bản 19.3 trở lên, IP eSRAM Intel Agilex® 7 FPGA có thể không đáp ứng thông số kỹ thuật hiệu suất tối đa do vi phạm giữ.

    Độ phân giải

    Để giải quyết vấn đề này, hãy sửa đổi tệp thiết kế bằng cách thêm " (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) " vào phiên bản IP eSRAM.

    Ví dụ:

    (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) esram esram_inst(
    .esram0_ram_input_clk (clk_500),
    ......

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.2.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Intel® Agilex™ FPGA và SoC FPGA

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.