ID bài viết: 000085935 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 04/02/2013

Lỗi (12002): Cổng "din" không tồn tại trong macrofunction "ior" Tập tin:

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • IP FPGA Intel® Ethernet 40G 100G
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi bạn biên dịch một thiết kế mẫu của chức năng MAC và PHY MegaCore® Ethernet 40 và 100-Gbps, thông báo lỗi sau đây có thể được báo cáo.

    Lỗi (12002): Cổng "din" không tồn tại trong macrofunction "ior" Tập tin: [path]/alt_e100_top_sv.v Dòng: 164

    Điều này là do bạn đã tạo IP với Giao diện Avalon®-ST nhưng đã biên dịch một thiết kế mẫu với Giao diện phát trực tuyến tùy chỉnh.

    Độ phân giải

    Biên dịch một thiết kế ví dụ thích hợp cho biến thể IP của bạn.

    Ngay cả khi bạn tạo IP bằng Giao diện Avalon-ST, chức năng MegaCore vẫn tạo ra các thiết kế mẫu cho tất cả các biến thể, bao gồm cả phiên bản Giao diện phát trực tuyến tùy chỉnh.

    Thiết kế ví dụ phù hợp với giao diện Avalon-ST cho các thiết bị Stratix® V được đặt tại:

    <project_dir>_example/example_design/alt_e*_avalon_top_sv

    Một thiết kế mẫu thích hợp với giao diện Avalon-ST cho các thiết bị Stratix IV được đặt tại:

    <project_dir>_example/example_design/alt_e*_avalon_top_siv

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    FPGA Stratix® V GS
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA Stratix® IV GT

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.