Mô tả
Khi sử dụng PLL nhanh ở chế độ không thay đổi trong Quartus II phiên bản 4.0 trở lên, trình biên dịch không chính xác pha làm thay đổi đồng hồ đầu ra từ PLL để bù lại độ trễ mạng đồng hồ. Đây là hành vi không chính xác, vì không nên chọn chế độ này không trì hoãn. Sự cố này được khắc phục trong Quartus II v4.0 SP1. Để đảm bảo số tSU/tCO nhất quán khi di chuyển sang các Stratix thiết bị khác, vui lòng sử dụng SP1 4.0. Nếu bạn muốn duy trì các mối quan hệ thời gian giống nhau sau khi nâng cấp lên Quartus II 4.0 SP1, hãy sử dụng tính năng dịch chuyển pha của PLL để chuyển cạnh đồng hồ về vị trí ban đầu. Bạn cũng có thể sử dụng kỹ thuật tương tự này để nhận thời gian 4.0 SP1 tSU/tCO trong các phiên bản trước 4.0 SP1.
Môi Trường
BUILT IN - ARTICLE INTRO SECOND COMPONENT