ID bài viết: 000085660 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tôi có thể chỉ định chân REFCLK của bộ thu phát cho một PLL mục đích chung trong các thiết bị Stratix II GX và Stratix IV GX/GT không?

Môi Trường

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể chỉ định chân REFCLK của người thu phát làm đồng hồ đầu vào cho PLL mục đích chung trong Stratix® II GX và Stratix IV GX/GT, chỉ khi bạn đã khởi tạo ra ít nhất một kênh thu phát trong khối được liên kết với chân REFCLK đó. Bạn có thể khởi tạo kênh thu phát giả để sử dụng chân REFCLK này và giữ cho kênh thu phát giả ở trạng thái đặt lại trong quá trình hoạt động bình thường.  

    Thông tin này cũng áp dụng cho các dòng thiết bị GX/GT/GZ khác có bộ thu phát tốc độ cao chuyên dụng/chân REFCLK.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 13 sản phẩm

    FPGA Stratix® II GX
    FPGA Stratix® IV GX
    FPGA Arria® II GZ
    FPGA Arria® II GX
    FPGA Stratix® IV GT
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® GX
    FPGA SoC Arria® V SX
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.