ID bài viết: 000085550 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 18/03/2013

Lỗi nội bộ: Hệ thống con: CDB_SGATE, Tập tin: /quartus/db/cdb_sgate/cdb_sgate_wys_ram_block.cpp, Dòng: 475

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do có vấn đề trong phần mềm Quartus II phiên bản 11.1 SP2 trở lên, bạn có thể thấy lỗi này khi biên dịch một thiết kế nhắm® mục tiêu đến một thiết bị Cyclone® III. Lỗi này có thể xảy ra nếu tùy chọn Cân bằng Khối RAM Tự động được bật trong Tập tin Cài đặt Quartus II (.qsf):

set_global_assignment -name AUTO_RAM_BLOCK_BALANCING ON

Lưu ý rằng đây là giá trị mặc định cho tác vụ này.

Độ phân giải

Để giải quyết vấn đề, hãy tắt tùy chọn Cân bằng Khối RAM Tự động bằng cách sử dụng bài tập bên dưới trong .qsf của bạn:

set_global_assignment -name AUTO_RAM_BLOCK_BALANCING OFF

Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành phần mềm Quartus II trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Cyclone® III
FPGA Cyclone® III LS

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.