ID bài viết: 000085379 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 31/12/2013

Lỗi (21087): Cổng đầu vào "CALCLK" phải được điều khiển bởi cùng một nguồn

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn sẽ thấy lỗi này trên các thiết bị thu phát Stratix® V, Arria® V hoặc Cyclone® V nếu bạn có nhiều hơn một bộ điều khiển định cấu hình lại với các nguồn đồng hồ khác nhau cho cổng mgmt_clk_clk nếu chúng chia sẻ một khối hiệu chỉnh duy nhất.

Số lượng khối hiệu chỉnh phụ thuộc vào thiết bị.

Độ phân giải Để giải quyết vấn đề này, hãy sử dụng một giải pháp mgmt_clk_clk.

Các sản phẩm liên quan

Bài viết này áp dụng cho 7 sản phẩm

FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Cyclone® V GT

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.