ID bài viết: 000085363 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 04/06/2013

Ánh xạ bit chủ động của bus PHY rx_parallel_data và tx_parallel_data bản địa khi vô hiệu hóa "Bật giao diện dữ liệu đơn giản hóa" cho các thiết bị thu phát Stratix V, Arria V và Cyclone V?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Ánh xạ bit chủ động của các bus PHY rx_parallel_data và tx_parallel_data bản địa khi tắt "Bật giao diện dữ liệu đơn giản hóa" cho các thiết bị thu phát Stratix® V, Arria® V và Cyclone® V riêng được liệt kê trong bảng thông báo PHY Megawizard™ riêng của bộ thu phát.

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 13 sản phẩm

FPGA Stratix® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V và FPGA SoC
FPGA Arria® V GT

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.