ID bài viết: 000085093 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/02/2015

KHI nào IP Bộ nạp Flash song song (PFL) hiển thị tín flash_nreset?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Tín flash_nreset sẽ được hiển thị trong bất kỳ trường hợp nào sau đây:

(1) Thiết bị có thiết kế PFL được bật hoặc cấu hình.
(2) Tín pfl_nreset đầu vào được hiển thị.
(3) Khi lập trình Quartus® II được sử dụng để lập trình bộ nhớ flash, nếu PFL có bật chế độ lập trình.

Nếu bạn muốn flash_nreset đặt lại PFL bằng cách sử dụng pfl_nreset.

Các sản phẩm liên quan

Bài viết này áp dụng cho 12 sản phẩm

FPGA Stratix® V
FPGA Stratix® IV
FPGA Stratix® III
FPGA Intel® MAX® 10
CPLD MAX® V
CPLD MAX® II
FPGA Cyclone® V và FPGA SoC
FPGA Cyclone® IV
FPGA Cyclone® III
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Arria® V và FPGA SoC
FPGA Arria® II

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.