ID bài viết: 000085061 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/06/2014

Tại sao X được hiển thị trên các bus reconfig_to_xcvr và reconfig_from_xcvr giữa Bộ điều khiển Định cấu hình lại và bộ thu phát PHY của tôi trong mô phỏng các thiết bị thu phát Stratix V, Arria V và Cyclone V?

Môi Trường

  • Mô phỏng
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    X được hiển thị trên một số bit trong các bus reconfig_to_xcvr và reconfig_from_xcvr giữa Bộ điều khiển Định cấu hình lại và bộ thu phát PHYs trong mô phỏng của các thiết bị thu phát Stratix® V, Arria® V và Cyclone® V. Các bit này được dành riêng cho việc sử dụng trong tương lai và có thể được bỏ qua một cách an toàn.

    Nếu tất cả các đường reconfig_to_xcvr hoặc reconfig_from_xcvr hiển thị X, điều này không phải là bình thường và kết nối nên được kiểm tra giữa Bộ điều khiển Định cấu hình lại và bộ thu phát PHY, cũng như đồng hồ và thiết lập lại để đảm bảo hoạt động chính xác.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 10 sản phẩm

    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V GT
    FPGA SoC Arria® V SX
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.