ID bài viết: 000084875 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 01/01/2015

Làm cách nào để chọn một ATX PLL trong Megawizard Ethernet Tốc độ gấp ba (TSE)?

Môi Trường

  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trình quản lý Trình cắm MegaWizard không có tùy chọn để chọn ATX PLL trong khi tạo Ethernet MAC với 1000BASE-X/SGMII PCS và PMA. Stratix® IV GX/GT có thêm PLL Phụ trợ (ATX) có thể được sử dụng trong bộ thu phát Ethernet MAC 1000BASE-x. Các bước dưới đây hướng dẫn bạn cách sử dụng ATX PLL trong thiết kế bộ thu phát.

     

    1. Để sử dụng ATX PLL trong Ethernet MAC với thiết kế 1000BASE-X/SGMII PCS và PMA, bạn phải chạy thiết kế của mình trong Quartus. Mở rộng tất cả hệ thống phân cấp trong thiết kế của bạn sau khi Phân tích & tổng hợp; bạn sẽ thấy AltGX Megafunction trong IP Ethernet MAC của mình.

     

    2. Bạn có thể mở lõi ALTGX với Trình quản lý Trình cắm Megawizard bằng cách nhấp đúp vào nó. Bạn có thể xem tất cả các cài đặt do Megawizard thực hiện tại thời điểm này. Ngoài ra, tùy chọn ATX PLL sử dụng (trong cài đặt PLL) có màu xám.

     

    3. Xem tất cả các trang trên Trình quản lý trình cắm Megawizard và sao chép tất cả cài đặt do Megawizard thực hiện trên ALTGX. Đóng Megawizard Manager.

     

    4. Bước tiếp theo là tạo ra một siêu chức năng ALTGX mới với ATX PLL được chọn. Mở Megawizard Plug-in Manager một lần nữa và lần này tạo ra một siêu chức năng AltGX mới, (nằm dưới IO/ALTGX). Sử dụng tất cả các cài đặt đã sao chép ở bước 3. Tuy nhiên, lần này, chọn "use ATX PLL".

     

    5. Tạo ra Siêu chức năng ALTGX mới.

     

    6. Xác định vị trí và mở tệp thiết kế tạo tức thì ALTGX trong IP Ethernet. Trong trường hợp này, tệp là "altera_tse_gxb_gige_inst.v". Thay thế ALTGXB cũ bằng ALTGXB mới bằng ATX PLL được tạo ra ở bước 5.

    Lưu ý: ALTGX mới không có cổng 'fixedclk' và 'fixedclk_fast'. Hãy nhớ bình luận về chúng.

     

    Mã cho ATXPLL trông như thế này sau khi sửa đổi:

    generate if ( DEVICE_FAMILY == "STRATIXIV" || DEVICE_FAMILY == "HARDCOPYIV")

    Bắt đầu

              altera_tse_alt4gxb_gige the_altera_tse_alt4gxb_gige// ALTGXB không có ATX PLL

    my_ALTGX_with_ATXPLL the_altera_tse_alt4gxb_gige// ALTGXB với ATX PLL

    (

    .cal_blk_clk (cal_blk_clk),

    .fixedclk(wire_reconfig_clk),

    .fixedclk_fast(1'b0),

    .gxb_powerdown (gxb_powerdown),

     

    7. Biên dịch lại thiết kế. Xác nhận những thay đổi trong báo cáo phù hợp.

     

    Hình dưới đây cho thấy vị trí của lõi AltGX, "altera_tse_alt4gxb_gige", trong "my_ethernet" megacore TSE.

     

     

     

     

    Figure 1

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® IV GX
    FPGA Stratix® IV

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.