Bộ điều khiển DMA có sẵn trong SOPC Builder sẽ bị ảnh hưởng nếu các thành phần nguồn hoặc điểm đến hiển thị yêu cầu chờ khiến FIFO trong bộ điều khiển DMA đạt được trạng thái trống hoặc đầy đủ. Cũng có một vấn đề đã biết khi DMA thực hiện đọc từ thành phần độ trễ thấp như SSRAM hoặc bộ nhớ trên chip. Độ trễ bên trong của bộ điều khiển DMA đôi khi lớn hơn độ trễ đọc của thành phần được kết nối với trình đọc DMA chính, khiến thông lượng truyền xuống.
Sự cố này xảy ra khi thành phần được kết nối với chính đọc DMA có độ trễ của chu kỳ đồng hồ 0-3. Để cải thiện thông lượng truyền, tăng độ trễ đọc của thành phần được kết nối với phần chính đọc DMA. Nếu thành phần không có cài đặt độ trễ đọc, bạn có thể tăng độ trễ bằng cách chèn các cầu nối đường ống giữa chính đọc DMA và thành phần. Các cầu nối đường ống có thể được chuỗi lại với nhau để thêm nhiều hơn một chu kỳ độ trễ đọc vào một thành phần.
Khi thêm (các) cầu đường ống, bạn nên đặt địa chỉ phụ thuộc của cầu 0x0. Điều này sẽ ngăn không gian địa chỉ của hệ thống của bạn thay đổi. Để tăng độ trễ đọc của một thành phần được kết nối với cầu ba trạng thái, bạn có thể cho phép đăng ký bổ sung trong cài đặt cầu ba trạng thái làm tăng độ trễ đọc thêm một chu kỳ đồng hồ.