ID bài viết: 000084734 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/06/2014

Có vấn đề nào đã biết với tính toàn vẹn tín hiệu Tx thu phát có thể làm tăng BER trên Stratix® thiết bị silicon sản xuất V GX không?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • IP FPGA Intel® Stratix® 10 PHY Lite cho Giao diện song song
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có thể, do một lỗi trong phần mềm Quartus® II phiên bản 12.0, 12.0SP1 và 12.0SP2, bạn có thể thấy một trục trặc định kỳ trên các chân thu phát Tx của thiết bị sản xuất Stratix® V GX.

    Sự cố sẽ tạo ra sự gia tăng nhẹ trong jitter Tx có thể dẫn đến tỷ lệ lỗi Bit (BER) cao hơn một chút.

    Độ phân giải

    Để khắc phục vấn đề này, hãy cài đặt bản vá thích hợp dưới đây.

    Bản vá cho phần mềm Quartus® II phiên bản 12.0 dp2

    Bản vá cho phần mềm Quartus® II phiên bản 12.0 dp3

    Bản vá cho phần mềm Quartus® II phiên bản 12.0 SP1

    Bản vá cho phần mềm Quartus® II phiên bản 12.0 SP2

    Sau khi cài đặt bản vá, tái tạo bộ thu phát PHY và/hoặc hệ thống QSYS và biên dịch lại dự án của bạn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® V GX
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.