ID bài viết: 000084588 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Giá trị điện trở Rs và Rp khi sử dụng bộ xử lý LVDS_E_3R cho Stratix V là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Giá trị điện trở Rs và Rp là 120 Ohms và 170 Ohms tương ứng, khi sử dụng LVDS_E_3R cho Stratix® V.

Thông tin này sẽ được thêm vào bản phát hành sách hướng dẫn Stratix V trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.