ID bài viết: 000084437 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/01/2015

Tại sao Dữ liệu ghi kênh 0 của tôi tiếp cận tất cả các kênh PHY gốc trong thiết kế đa kênh của tôi?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phần mềm Quartus® II phiên bản 14.1, dữ liệu định cấu hình lại Kênh 0 không chính xác được viết cho tất cả các kênh trong phiên bản đó. Sự cố này xảy ra khi phiên bản PHY riêng đa kênh sử dụng giao diện bộ nhớ được ánh xạ Avalon kênh độc lập để cấu hình lại động.

    Độ phân giải

    Để giải quyết vấn đề này,

    1. Mở tệp <variant_name>/alt_xcvr_native_avmm_nf.sv.
    2. Tìm số 158.
    3. Thay đổi từ:

    Dòng hiện tại 158:

    gán avmm_writedata[ig*8:8] = arb_writedata[7:0];

    Để:

    Dòng sửa chữa 158:

    gán avmm_writedata[ig*8:8] = arb_writedata[ig*32 :8];

    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành phần mềm Quartus trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 SX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.