ID bài viết: 000084233 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 26/01/2016

Tại sao Giao diện bộ nhớ ngoài Intel® Arria® IP FPGA 10 vẫn ở lại trong quá trình chạy mô phỏng RTL thứ hai khi sử dụng Abstract PHY?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Đặt lại
  • Mô phỏng
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong giao diện bộ nhớ ngoài Intel® Arria® tab Chẩn đoán trình chỉnh sửa tham số IP FPGA 10, tùy chọn PHY trừu tượng có thể được chọn để tăng tốc độ mô phỏng RTL của Giao diện bộ nhớ ngoài Intel® Arria® IP FPGA 10.

    Trong lần chạy mô phỏng đầu tiên, tệp altera_emif_nios_force_abphy.sv được cập nhật với lực lượng tín hiệu để triển khai hiệu chỉnh PHY.

    Độ phân giải

    Khi chạy mô phỏng đầu tiên đã hoàn thành, bạn phải biên dịch lại tập tin mô phỏng trước khi chạy lại mô phỏng.

    Nếu bạn không biên dịch lại tập tin trước khi chạy mô phỏng, PHY sẽ xuất hiện để ở lại ngay cả khi tín hiệu đầu vào global_reset_n đã được hủy hủy hiển thị.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 SX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.