Giải pháp
Đối với Stratix® IV GX, Trình quản lý Trình cắm ALTGX MegaWizard® cung cấp một tùy chọn để chọn tín hiệu đầu ra rx_syncstatus đặt hàng byte. Tùy chọn này khả dụng trên màn hình Rate Matcher/Byte Order. Nếu tùy chọn này được chọn, khối đặt hàng byte sẽ được kích hoạt rx_syncstatus được hiển thị.
Altera đã xác định rằng trong quá trình mô phỏng chức năng trong phần mềm Quartus® II phiên bản 8.0, rx_byteorderalignstatus cổng không được hiển thị khi lần xuất hiện đầu tiên của mẫu đặt hàng byte cho cấu hình chế độ độ gấp đôi cơ bản sau đây.
- FPGA rộng giao diện bộ thu phát Fabric-Transceiver: 32 bit
- Tắt bộ mã hóa/bộ giải mã 8b10b
- Độ rộng mẫu căn chỉnh từ: 32-bit (ví dụ: 1A2B3C4D)
- Chiều rộng mẫu đặt hàng byte: 16 bit
- Mẫu đặt hàng byte: 2 LSByte của mẫu căn chỉnh từ (ví dụ: 3C4D)
Đối với cấu hình trên, khối đặt hàng byte nhận được rx_syncstatus một chu kỳ đồng hồ sau khi nhận được dữ liệu được căn chỉnh từ có chứa mẫu đặt hàng byte. Do đó, cổng rx_byteorderalignstatus không được hiển thị lần xuất hiện đầu tiên của mẫu đặt hàng byte.
Giải pháp khắc phục : Vấn đề này sẽ được khắc phục trong phần mềm Quartus® II phiên bản 8.1