ID bài viết: 000083328 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/08/2018

Tại sao Liên kết đào tạo lại với bit Perform Equalization được đặt thành 1 khiến Cổng gốc PCIe* Intel® Arria® 10 thế hệ thứ 10 bị giảm tốc độ xuống tốc độ Gen1?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Intel® Arria® 10 Cyclone® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Đào tạo lại liên kết cổng gốc Intel® Arria® 10 Gen3 PCIe* với bit Perform Equalization (thanh ghi Kiểm soát liên kết 3 0x304 bit[0]) và bit Liên kết đào tạo lại (thanh ghi Trạng thái và Điều khiển Liên kết 0x90 bit[5]) được đặt thành 1 có thể khiến liên kết Gen3 xuống đường dẫn đến tốc độ Gen1. Không giống như bit Liên kết Đào tạo lại, bit Perform Equalization không được tự động xóa sau khi nó được đặt thành 1 , khiến LTSSM liên tục vào trạng thái Bình đẳng và hết thời gian chờ.

    Độ phân giải

    Để giải quyết vấn đề này, hãy xóa bit Thực hiện bình đẳng thành 0 trong Pha cân bằng 3 (ltssmstate: 0x1E) trước khi xảy ra timeout(24ms). Vấn đề này sẽ không được khắc phục trong bản phát hành trong tương lai của phần mềm Intel® Quartus® Prime.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA SoC Intel® Arria® 10 SX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.