Các tham số mô phỏng sau đây trong tệp thử nghiệm PHY Intel® FPGA IP và Ethernet MAC độ trễ thấp 40 và 100 Gbps không được giải thích trong hướng dẫn sử dụng. Tham khảo các định nghĩa sau:
SYNOPT_FULL_SKEW - Hỗ trợ khả năng chịu xiên hoàn toàn theo thông số kỹ thuật IEEE. Trong ví dụ thử nghiệm, thao tác này được tắt để tăng tốc thời gian khởi tạo.
RST_CNTR - kiểm soát độ trễ đặt lại cho quá trình đặt lại PMA. Nó được đặt thành 6 trong mô phỏng để tăng tốc khởi tạo. Bỏ qua tham số này để tổng hợp và giữ lại giá trị mặc định.
CREATE_TX_SKEW - Nghiêng từ làn đến làn trong mô phỏng.
Điều quan trọng là bạn không thay đổi các tham số này, nếu không mô phỏng có thể thất bại. Các tham số này phải được loại bỏ trong các bản phát hành phần mềm Quartus® II trong tương lai.
Các định nghĩa này không được lên lịch để được thêm vào tài liệu.