ID bài viết: 000082956 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 19/10/2018

Làm cách nào để truy cập không gian đăng ký PHY bộ thu phát bằng cổng phy_mgmt_addr của Lõi Intel® FPGA IP phát trực tiếp Lite III nối tiếp cho Intel® Stratix® 10 L-/H-Tiles?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Truyền trực tiếp Lite III nối tiếp
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Để truy cập không gian đăng ký PHY bộ thu phát bằng cổng phy_mgmt_addr của Lõi Phát trực tiếp Intel® FPGA IP Lite III nối tiếp cho Intel® Stratix® 10 L-/H-Tiles, hãy sử dụng MSB của bus như sau:

    • Đặt phy_mgmt_addr[msb] = 1 để truy cập vào bộ thu phát Intel Stratix 10 L-/H-Tile không gian đăng ký PHY
    • Đặt phy_mgmt_addr[msb] = 0 để truy cập Thanh ghi trạng thái và cấu hình lõi của Intel FPGA IP tiếp nối tiếp (CSR)
    Độ phân giải

    Địa chỉ sử dụng này sẽ được ghi lại trong bản sửa đổi trong tương lai của Serial Lite III Streaming Intel FPGA IP Core User Guide.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.