ID bài viết: 000082952 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 05/12/2018

Tại sao giao diện Ethernet 10G MAC Intel® FPGA IP XGMII xuất ra vài byte dữ liệu cuối cùng với trạng thái không xác định trong mô phỏng?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Ethernet 10G MAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể gặp phải vấn đề trên nếu tín csr_reset của Ethernet 10G MAC Intel® FPGA IP không bật tắt một lần sau khi bắt đầu mô phỏng.

    Độ phân giải

    Để giải quyết vấn đề này, tín csr_reset phải được bật lên một lần khi bắt đầu mô phỏng.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 6 sản phẩm

    FPGA Cyclone® IV
    FPGA Cyclone® V và FPGA SoC
    FPGA Arria® V và FPGA SoC
    FPGA Stratix® IV
    FPGA Stratix® V
    FPGA Arria® II

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.