ID bài viết: 000082529 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/01/2018

Tại sao tín hiệu intel® HDMI* IP RX được vid_lock khi hình học thời gian video không nhất trí?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do vấn đề với IP Intel® HDMI*, tín hiệu RX vid_lock thể không hiển thị nếu hình học thời gian video không nhất trí.

    IP HDMI RX kiểm tra độ rộng HSYNC nhất quán, độ rộng VSYNC, Htotal, Hactive, Vtotal và các tham số Vactive trên các khung để đạt đủ điều kiện ổn định video và hiển thị vid_lock.

    Nếu các tham số video này không nhất thiết trong các khung hình vid_lock được thay thế và vid_data, vid_hsync, vid_vsync và Nhiều vid_de không hợp lệ.

    Độ phân giải

    Sự cố này đã được khắc phục trong phiên bản 17.1 của phần mềm Intel® Quartus® Prime.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Arria® V và FPGA SoC
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.