ID bài viết: 000081652 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/05/2014

Có thông số kỹ thuật thời gian cấu hình tối đa cho chế độ cấu hình Nối tiếp thụ động (PS) hoặc Song song thụ động nhanh (FPP) không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Không có thông số kỹ thuật thời gian cấu hình tối đa cho chế độ cấu hình Nối tiếp thụ động (PS) hoặc Song song thụ động nhanh (FPP).  Do đó, có thể điều chỉnh DCLK trong cấu hình PS hoặc FPP hoặc sử dụng tần số rất thấp cho DCLK mà không gây ra lỗi cấu hình do hết thời gian chờ.

Bài viết liên quan

Các sản phẩm liên quan

Bài viết này áp dụng cho 29 sản phẩm

FPGA Cyclone® V GT
FPGA Cyclone® III
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix®
FPGA Arria® GX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Cyclone®
FPGA Cyclone® III LS
FPGA Stratix® IV E

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.