Đối với bộ điều khiển DDR3 UniPHY, chiều rộng của bus dữ liệu Avalon phụ thuộc vào Tỷ lệ trên cài đặt giao diện Avalon-MM của bộ điều khiển. Các tùy chọn là tỷ lệ nửa hoặc theo quý. Bộ điều khiển nửa tốc độ có Avalon rộng dữ liệu lớn gấp 4 lần chiều rộng bus dữ liệu ngoài. Bộ điều khiển tỷ lệ phần tư có Avalon rộng dữ liệu lớn gấp 8 lần bus dữ liệu ngoài.
Khi ECC được bật, bộ điều khiển DDR3 UniPHY sẽ thêm 8 bit bổ sung vào bus dữ liệu ngoài cho từ mã ECC. Từ mã ECC này chỉ chiếm 8 bit đáng kể nhất của bus dữ liệu ngoài.
Ví dụ: nếu bạn tạo bộ điều khiển DDR3 quarter-rate 64-bit với ECC, thì bus dữ liệu Avalon sẽ rộng 512 bit và bus dữ liệu ngoài rộng 72 bit (từ mã ECC 64 bit dữ liệu). Mỗi Avalon ghi liên tục 1 sẽ dẫn đến việc truyền loạt 8 (BL8) trên bus dữ liệu ngoài. Bus Avalon dữ liệu được ánh xạ lên bus dữ liệu ngoài như sau:
Dữ liệu ngoài 0 [71:0] = {từ mã ECC 0[7:0], Avalon dữ liệu[63:0]}
Dữ liệu ngoài 1 [71:0] = {mã ECC từ 1[7:0], Avalon dữ liệu[127:64]
Dữ liệu ngoài 2 [71:0] = {mã ECC từ 2[7:0], Avalon dữ liệu[191:128]
Dữ liệu ngoài 3 [71:0] = {mã ECC từ 3[7:0], Avalon liệu[255:192]
Dữ liệu ngoài 4 [71:0] = {từ mã ECC 4[7:0], Avalon dữ liệu[319:256]
Dữ liệu ngoài 5 [71:0] = {từ mã ECC 5[7:0], Avalon dữ liệu[383:320]
Dữ liệu ngoài 6 [71:0] = {mã ECC từ 6[7:0], Avalon dữ liệu[447:384]
Dữ liệu ngoài 7 [71:0] = {mã ECC từ 7[7:0], Avalon liệu[511:448]