ID bài viết: 000081248 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/12/2015

Tại sao hiệu quả của bộ điều khiển bộ nhớ cứng Cyclone® V và Arria® V thấp hơn mong đợi đối với các thiết kế một cổng?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Multi-Port Front End (MPFE), được sử dụng với Bộ điều khiển bộ nhớ cứng cho các thiết bị Arria® V và Cyclone® V, có một arbiter cho phép cân bằng tải trên nhiều cổng. Ngoài ra, MPFE sẽ luôn cấp quyền truy cập vào một cổng khác sau khi nó đã phục vụ xong một cổng.

    Hành vi này có nghĩa là khi MPFE chỉ nhận được lưu lượng truy cập trên một cổng, vì không có cổng nào khác có giao dịch đang chờ xử lý hoặc vì một biến thể cổng duy nhất được tạo ra, bộ điều khiển sẽ triển khai ghi trong 5 chu kỳ đồng hồ thay vì 4 chu kỳ đồng hồ. Tệp đọc không bị ảnh hưởng.

    Hành vi này cũng có thể được nhìn thấy trong cấu hình MPFE đa cổng.

     

     

     

     

    Độ phân giải

    Không có giải pháp cho hành vi này.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 11 sản phẩm

    FPGA Arria® V GX
    FPGA Cyclone® V GT
    FPGA Arria® V GT
    FPGA Arria® V GZ
    FPGA Cyclone® V E
    FPGA Cyclone® V GX
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.