Khi mô phỏng thiết kế sử dụng Altera® IP bộ điều khiển bộ nhớ thông qua nativelink trong Quartus® Phiên bản phần mềm II 8.0 và cũ hơn cho Stratix® Thiết bị II GX, bạn sẽ nhận được lỗi sau trong Modelsim
# ** Lỗi: (vsim-3033) C:/path của thiết kế/_phy_alt_mem_phy_sii.v: Không thể khởi tạo 'stratixii_io'. Không tìm thấy đơn vị thiết kế.
Lỗi là do netlist mô phỏng được tạo ra bằng thiết bị Stratix II nhưng dòng được chọn là Stratix II GX và liên kết gốc không bao gồm thư viện mô phỏng nguyên tử Stratix II khi dòng được chọn là Stratix II GX.
Để khắc phục vấn đề này:
1. Chạy lệnh TCL sau đây trong Bảng điều khiển Quartus II TCL ( Xem -> Utility Window -> Bảng điều khiển TCL) hoặc bao gồm lệnh trong tệp QSF cho dự án của bạn:
Dành cho Thiết kế Verilog:
set_global_assignment -name EDA_DESIGN_EXTRA_ALTERA_SIM_LIB -section_id eda_simulation stratixii_ver
Dành cho thiết kế VHDL:
set_global_assignment -tên EDA_DESIGN_EXTRA_ALTERA_SIM_LIB -section_id eda_simulation stratixii
2. Chạy mô phỏng liên kết gốc sau khi thực hiện các lệnh TCL. Mô phỏng sẽ chạy mà không có lỗi.
Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.