Sự cố quan trọng
Chức năng Ethernet MegaCore tốc độ gấp ba có thể phục hồi vi phạm thời gian. Đường dẫn bị lỗi chứa tín hiệu đồng hồ toàn cầu được thúc đẩy từ logic FPGA lõi của bạn.
Vi phạm thời gian khôi phục có thể ảnh hưởng đến thiết kế của bạn trong phần cứng trong điều kiện đặt lại.
Sự cố này ảnh hưởng đến tất cả các thiết kế sử Arria thiết bị V trong phiên bản 13.0 của chức năng Triple Speed Ethernet MegaCore.
Bạn cần hạn chế tín hiệu trong phần mềm Quartus II chỉnh từ việc sử dụng đồng hồ toàn cầu (GCLK). Tham khảo Quartus II báo cáo biên dịch phần mềm để tìm đường dẫn phù hợp cho người bị ảnh hưởng đường dẫn đặt lại. Ví dụ, nếu tín hiệu có vi phạm thời gian là phiên bản đặt lại toàn cầu altera_tse_reset_synhronizer_chain_out, sử dụng các tác vụ phần mềm Quartus II sau đây để ép buộc tín hiệu không sử dụng GCLK:
set_instance_assignment- tên GLOBAL_SIGNAL TẮT - altera_tse_ps_pma:altera_tse_pcs_pma_instlaltera_tse_top_1000_base_x:altera_tse_top_1000_base_x_instlaltera_tse_reset_synchronizer:reset_sync_0laltera_tse_reset_synchronizer_chain_out
Vấn đề này sẽ được khắc phục trong phiên bản tương lai của bộ ba Tăng tốc chức năng Ethernet MegaCore.