ID bài viết: 000080865 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 18/03/2019

Lỗi (10166): Lỗi Mã hóa SystemVerilog RTL tại altpcieav_dma_hprxm_rdwr.sv(562): cấu trúc always_comb không suy ra logic kết hợp hoàn toàn.

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP cứng Intel® Arria® 10 Cyclone® 10 cho PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Do vấn đề với phần mềm Intel® Quartus® Prime Standard phiên bản 18.0 trở đi, khi bật khả năng tăng tốc cho cổng RXM BAR2 của giao diện DMA Intel® Arria® 10 hoặc Intel® Cyclone® 10 GX Avalon®-MM DMA cho IP PCI Express*, lỗi Phân tích & Tổng hợp sau đây sẽ xảy ra.

 

Lỗi (10166): Lỗi Mã hóa SystemVerilog RTL tại altpcieav_dma_hprxm_rdwr.sv(562): cấu trúc always_comb không suy ra logic kết hợp hoàn toàn.

Lỗi (12152): Không thể phân cấp người dùng "*|altpcieav_256_app:g_avmm_256_dma.avmm_256_dma.altpcieav_256_app|altpcieav_dma_hprxm:hprxm_master|altpcieav_dma_hprxm_rdwr:hprxm_pcie_rdwr"

 

 

Độ phân giải

Sửa đổi tệp verilog dưới đây tại line_602 sửa lỗi như sau.

Đường dẫn tệp:\ip\altera\altera_pcie\altera_pcie_hip_256_avmm\rtl\altpcieav_dma_hprxm_rdwr.sv

 

Từ:
mặc định: avmm_fbe[15:0] = 16'hFFFF;

Để:

mặc định: bắt đầu
avmm_fbe[15:0] = 16'hFFFF;
               first_dw_holes = 10'h0;
Cuối

 

Sự cố này dự kiến sẽ được khắc phục trong bản cập nhật phần mềm Intel® Quartus® Prime Prime phiên bản 18.1 phiên bản 18.1 trở lên.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Intel® Cyclone® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 SX

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.