ID bài viết: 000080758 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/02/2014

Mô hình VHDL Lõi IP 40-100GbE Độ trễ thấp không thể mô phỏng chính xác

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Mô phỏng
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Nếu bạn tạo mô hình VHDL cho IP 40-100GbE độ trễ thấp lõi, nó không thể mô phỏng chính xác.

    Độ phân giải

    Vấn đề này không có giải pháp khắc phục. Bạn phải tạo lõi IP của mình biến thể trong Verilog HDL.

    Vấn đề này sẽ được khắc phục trong phiên bản tương lai của Độ trễ thấp Chức năng 40- và 100-Gbps Ethernet MAC và PHY MegaCore.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.