Sự cố quan trọng
Thiết kế sử dụng bộ điều khiển hiệu suất cao II (HPC II) kiến trúc với Bật Đăng ký cấu hình và trạng thái Bật tùy chọn giao diện, không thể truy cập địa chỉ CSR 0×05 và 0×06 nội dung.
Vấn đề này ảnh hưởng đến tất cả các thiết kế sử dụng hiệu năng cao kiến trúc controller II với Cấu hình Bật và Tùy chọn Giao diện Đăng ký Trạng thái đã bật.
Thiết kế của bạn không mô phỏng và không hoạt động trong phần cứng.
Để truy cập nội dung địa chỉ CSR 0×005 và 0×006, hãy thực hiện các bước sau:
- Mở < đổi của tệp >_controller_phy.v .
- Tìm kiếm các cổng gỡ lỗi sau đây dưới tên < biến đổi>
_phy
tức thì. - Xuất các cổng này < tệp >_example.v.
- Sử dụng giao Avalon-MM để truy cập địa chỉ CSR 0×005 và 0×006 nội dung thông qua cổng gỡ lỗi.
dbg_clk
(Đồng hồ)
dbg_addr
(Địa chỉ)
dbg_cs
(Lựa chọn chip)
dbg_waitrequest
(Yêu cầu chờ)
dbg_wr
(Yêu cầu ghi)
dbg_wr_data
(Ghi dữ liệu)
dbg_rd
(Đọc yêu cầu)
dbg_dr_data
(Đọc dữ liệu)
Vấn đề này sẽ không được khắc phục.