ID bài viết: 000080673 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 10/09/2019

Tại sao việc lập trình bit csr_cgs_bypass_sysref đăng ký thành '0' khi Intel® FPGA IP JESD204B đang trong giai đoạn ILAS mang IP trở lại trạng thái CGS?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • IP FPGA Intel® JESD204B
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do một vấn đề đã biết trong Phần mềm phiên bản Intel® Quartus® Prime phiên bản Tiêu chuẩn và Pro, lập trình bit đăng ký csr_cgs_bypass_sysref thành '0' khi JESD204B Intel FPGA IP đang ở trong pha ILAS sẽ đưa IP trở lại trạng thái CGS. Điều này ảnh Intel Agilex®, Intel Stratix® 10, Intel Arria® 10 và Intel Cyclone® dòng thiết bị 10 GX.

    Độ phân giải

    Để giải quyết vấn đề này, tránh lập trình csr_cgs_bypass_sysref bit đăng ký csr_cgs_bypass_sysref khi trình điều khiển JESD204B Intel FPGA IP đang trong giai đoạn ILAS. Không có kế hoạch sửa chữa cho việc này.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    Intel® Agilex™ FPGA và SoC FPGA
    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.