Mô tả
Do sự cố với Intel® FPGA IP CIC Intel® Stratix® 10 trong phần mềm Phần mềm Prime Pro Edition phiên bản 18.1 Intel® Quartus®, bạn có thể quan sát thấy đầu ra của IP này bị kẹt ở mức 0 trong mô phỏng khi IP được định cấu hình với loại bộ lọc Decimator và tính năng "Bật hệ số thay đổi tốc độ thay đổi" được BẬT.
Độ phân giải
Để khắc phục sự cố này, thay đổi dữ liệu thô đầu vào trong cic_ii_0_example_design_tb_input.txt trong thư mục test_data thành định dạng sau:
data1, yếu tố 1
dữ liệu2, yếu tố 2
...
Ví dụ:
0,8
16,8
...