ID bài viết: 000080581 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/06/2014

Kết quả mô phỏng phần cứng và phần mềm khác nhau khi sử dụng chế độ preadder với tín hiệu chưa được ký hiệu

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề mô phỏng này được tìm thấy trong bản phát hành phần mềm Quartus II phiên bản 13.0, nhưng tác động đến các phiên bản 11.1 đến 13.0. Khi bạn xử lý tín hiệu kỹ thuật số tức thì (DSP) hoặc điều khiển truy cập phương tiện (MAC) WYSIWYG trong thiết kế của bạn, phần cứng và kết quả mô phỏng phần mềm sẽ khác nhau khi sử dụng chế độ preadder với tín hiệu chưa được ký hiệu. Các kết quả mô phỏng có sự khác biệt khi phần trừ của người đặt trước và đầu vào preadder chưa được ký được sử dụng cùng lúc; trên phần cứng, đầu vào của preadder là dấu hiệu mở rộng, vì vậy tất cả đầu vào của hệ số nhân được xử lý như ký hiệu. Vấn đề này áp dụng cho các Arria V và Cyclone V.

    Độ phân giải

    Phiên bản phần mềm 13.1 Quartus II bao gồm các kiểm tra tính pháp lý để ngăn bạn sản xuất lỗi này. Không có giải pháp khắc phục cho các phiên bản trước.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Cyclone® V và FPGA SoC
    FPGA Arria® V và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.