ID bài viết: 000080478 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 07/10/2020

Lỗi nội bộ: Hệ thống con: LAB, Tập tin: /quartus/legality/lab/lab_nd_config_creator_module.cpp, Dòng: 1062 Một ALE bất hợp pháp đã được phát hiện.

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 20.1 và 20.2, bạn có thể thấy lỗi nội bộ này trong giai đoạn chỉnh. Vấn đề này chỉ xảy ra trong các thiết kế nhắm Intel® Stratix® IP FPGA eSRAM.

    Độ phân giải

    Để giải quyết vấn đề này, hãy thực hiện các hành động sau

    1. mở /esram_1914/synth/_1914_

    2. tìm tín hiệu c0_sd_n_0_reg phát sóng và xóa thẻ altera_attribute như sau.

    (trước)           (* altera_attribute = logic "-name FORCE_HYPER_REGISTER_FOR_UIB_ESRAM_CORE_REGISTER ON"*) c0_sd_n_0_reg/* dont_merge */;

    (sau) logic c0_sd_n_0_reg/* tổng hợp dont_merge*/;

    3. lặp lại các thay đổi tương tự cho tất cả các tín hiệu khác để c1_sd_n_0_reg phát c7_sd_n_0_reg nếu bạn sử dụng các kênh eSRAM khác.

     

    Sự cố này đã được khắc phục bắt đầu với phiên bản 20.3 của phần mềm Intel® Quartus® Prime phiên bản Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.