ID bài viết: 000080053 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/05/2016

Tại sao tôi thấy lỗi underflow khi nhận khung Ju khuôn trên Ví dụ thiết kế Ethernet 10G MAC Độ trễ thấp?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố với các ví dụ thiết kế, các biến thể thiết kế sau đây sẽ thấy lỗi luồng dưới khi được kiểm tra với các gói dài hơn 4100 byte:

    1) Ví dụ thiết kế Ethernet 10M/100M/1G/10G
    2) Ví dụ thiết kế Ethernet 1G/10G

    Lỗi này là do kích thước của bộ đệm FIFO ngoài giữa MAC và bộ điều khiển lưu lượng. Kích thước, 8 x 512 byte, quá nhỏ, khiến tín hiệu hợp lệ Avalon-ST bị hủy hiển thị trong quá trình truyền khung.

    Ảnh hưởng
    ----------
    Người dùng sẽ quan sát các gói tin bị hỏng và lỗi CRC được màn hình gói báo cáo.

    Độ phân giải Để giải quyết vấn đề này, tăng độ sâu của các phiên bản FIFO, altera_eth_fifo_tx và altera_eth_fifo_rx bên ngoài, bằng cách thay đổi giá trị tham số DC_FIFO_DEPTH & SC_FIFO_DEPTH từ 512 đến 2048 trong rtl/altera_eth_channel.sv.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.