ID bài viết: 000079863 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/11/2011

Tệp SDC được cung cấp với Chức năng Interlaken MegaCore bao gồm các vết cắt đường dẫn thời gian quá khắc nghiệt

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Interlaken
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Tập tin hạn chế thiết kế Synopsys (.sdc) được cung cấp với chức năng Interlaken MegaCore cắt giảm tất cả các mối quan hệ thời gian giữa các đồng hồ. Hạn chế này không thể chấp nhận thái quá đối với ví dụ thiết kế, nhưng nó không cung cấp một ví dụ tốt để phát triển một thiết kế của khách hàng.

    Nếu bạn sử dụng .sdc này với thiết kế của riêng bạn, thiết kế có thể không hoạt động chính xác trong phần cứng.

    Độ phân giải

    Trong thiết kế của riêng bạn, hãy đảm bảo bạn không cắt đường dẫn thời gian một cách phù hợp. Không dựa vào các tệp .sdc được cung cấp với IP core cho các ví dụ về cách chỉ tạo ra con đường thời gian cần thiết Cắt giảm.

    Vấn đề này đã được khắc phục trong phiên bản 11.0 của Interlaken MegaCore Chức năng.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.